


静态锁存器的电路



- 多路开关锁存器**
(传输门可仅由NMOS实现)
- 晶体管尺寸容易设计
 - 晶体管数目多 (时钟负载和功耗大)
 - 也可以采用NMOS传输管
- 强制写入锁存器**
(传输门可仅由NMOS实现)
- 晶体管尺寸需要精心设计
 - 晶体管数目少 (时钟负载小)
- 弱反相器**

2023-2024秋

第8章 时序逻辑

清华大学 李刚宇

1


第8章 时序逻辑

2023-2024秋

清华大学 李刚宇

主从寄存器电路

基于多路选择器的锁存器对。



2023-2024秋


第8章 时序逻辑

清华大学 李刚宇

6

强制驱动的静态主从寄存器

- 减少了时钟控制的传输门，
但存在缺点：
- (1) 设计复杂性增加：尺寸设计要保证能强制写入（T1和D的驱动电路要强于T2）
 - (2) 反向导通：当T2导通时，第二个latch有可能通过传输门T2的耦合而影响第一个latch存储的数据。（T1-T2要强于T4）




2023-2024秋

第8章 时序逻辑

清华大学 李刚宇

7

主从（边沿触发）寄存器



- 由一个正电平灵敏Latch和一个负电平灵敏Latch 构成(主从Latch 对)。时钟为高电平时，主Latch 维持，Qm 值保持不变，输出值Q 等于时钟上升沿前的输入D 的值，效果等同于“正沿触发”。
- CLK 高电平和低电平的脉冲宽度应分别大于主（从）latch 的传播延时。
- 实质仍然是电平灵敏，当时钟信号有效时，输入信号必须保持不变。此时在输入端的spike 或glitch 会被主锁存器锁存并传给从锁存器。

2023-2024秋

第8章 时序逻辑


清华大学 李刚宇

5

静态状态存储原理：双稳态

特点：

- (1) 静态：信号可以“无限”保持
- (2) 低阻抗驱动
- (3) 触发脉冲的宽度须稍大于环路延时



2023-2024秋


第8章 时序逻辑

清华大学 李刚宇


2

幻灯片 2
a1
过激电压幅值大于1
a3m, 2017/1/23


寄存器的延时



建立时间




Clk-Q Delay




时序参数

- (1) 建立 (set-up) 时间: t_{su}
- (2) 保持 (hold) 时间: t_{hold}
- (3) 时钟至输出 (clk-q) 时间: t_{clk-q} 时间: 最长延迟
- (4) 锁存器输入至输出 (d-q) 时间: t_{d-q} 时间: 最长延迟
- (5) 时钟周期: T


寄存器的时间参数



锁存器的时间参数



避免时钟重叠




时序逻辑

- 静态锁存器和寄存器
- 时序参数
- 动态时序逻辑


时序参数

- 时序参数的定义
- 时序参数对同步系统的影响



伪静态传输门锁存器

- 纯动态锁存器存在一些问题:
1. 高阻抗的内部动态节点易受噪声源的干扰
 2. 为了控制动态节点的电荷泄漏, 必须保证一定的时钟频率, CLK长时
 3. 间停止会造成电路状态丢失, 因此无法采用时钟调节等低功耗技术。
- 内部动态节点的电压并不跟踪电源电压的变化, 从而降低噪声容限。
- 在实际设计中动态锁存器/寄存器一般都应该设计成伪静态形式。



动态时序逻辑

动态传输门边沿触发寄存器

C²MOS寄存器

时序逻辑


- 静态锁存器和寄存器
- 时序参数
- 动态时序逻辑

动态时序逻辑

动态传输门边沿触发寄存器

C²MOS寄存器

动态传输门主从边沿触发寄存器




- 只需8个晶体管, 节省功耗和提高性能, 甚至可只用NMOS实现。
- 时钟重叠是重要问题:
 - 0-0重叠 (发生在下降沿): T1-T2的PMOS同时导通, D-Q锁通, 重叠时间超过D-Q传播延时Q可能在下降沿改变
 - 1-1重叠 (发生在上升沿): T1-T2的NMOS同时导通, D-Q锁通


时序参数的定义

时序参数对同步系统的影响

允许的最高时钟频率 (最短时钟周期)



必须避免信号竞争



总结

- 构成时序电路的基本原理
 - 双稳态电路（反相器交叉耦合）
 - 利用动态节点电容
- 静态时序电路：
 - 基于多路选择器
 - 切换方法：断开反馈环/强驱动
- 时钟重叠问题

时序

- setup\hold\clk-to-Q\锁存器的D-to-Q时间
- 时序参数对时序的影响

2023-2024秋

第8章 时序逻辑

29

清华大学 李阳宇

总结（续）

动态时序电路：

- 采用伪静态电路
- C²MOS——对时钟偏差敏感

时序单元设计中，动态功耗方面主要考虑时钟负载问题。


2023-2024秋

第8章 时序逻辑

30

清华大学 李阳宇

C²MOS寄存器



可以增加“Keepers”，使电路变成伪静态电路。


2023-2024秋

第8章 时序逻辑

26

清华大学 李阳宇

对时钟偏差敏感



信号的传播需要在一个上拉后跟着一个下拉，或反之。在C²MOS中不会出现这种情况。

D在重叠区变化会影响X，D应在重叠区稳定。（ $t_{hold} > t_{f, overlap}$ ）

2023-2024秋


第8章 时序逻辑

27

清华大学 李阳宇

时钟斜率的影响

时钟上升和下降时间足够慢时，会存在一个NMOS和PMOS管同时导通的时间间隙。在输入和输出之间形成了一条通路，可以破坏电路状态



上升/下降时间<寄存器传播延时的5倍

2023-2024秋

第8章 时序逻辑

28

清华大学 李阳宇